0 引言

　　目前，硅基光电子集成技术在功耗、带宽和成本等方面展现出非常明显的优势，因而在光通信、传感和量子信息处理等领域得到了广泛的应用[1-4]。在硅基光电子集成芯片逐步接近实用化的过程中，由于片上的亚微米波导和单模光纤之间存在严重的模斑尺寸失配，如何实现二者之间高效的光能量耦合成为一个亟需解决的关键问题[5]。

　　硅表面光栅耦合器具有制作工艺简便、对准容差大、空间位置灵活和满足晶圆级测试要求等优点，有利于解决单模光纤与片上波导间的耦合问题[6]。于是，人们在传统的绝缘体上硅（SOI）平台上对硅表面光栅耦合器进行了大量的研究，在提高硅表面光栅耦合器的耦合效率方面取得了很大的进展[7]。近年来，与标准互补金属氧化物半导体（CMOS）工艺完全兼容的氮化硅光子材料平台以其优越的特性（极低的波导传输损耗、大带宽的通光光谱范围、通信波段无双光子吸收和低热光系数等），使氮化硅无源波导在实现片上极低损耗光子链路方面体现出了更大的优势[8-10]。但由于氮化硅光子材料平台相对折射率差比SOI小，制作高耦合效率的氮化硅表面光栅耦合器具有一定的难度。虽然通过增加氮化硅层光栅的厚度[11]、对光栅振幅和相位进行变迹自成像[12]，以及在氮化硅光栅耦合器下方制作分布式布喇格反射镜（DBR）结构[13]等方法，可以有效提高氮化硅表面光栅耦合器的耦合效率。但是，以上方法往往包含多步生长与刻蚀工艺，部分关键精细结构需借助于分辨率更高的光刻（如电子束曝光）工艺实现，不仅增加了器件制备工艺的难度和复杂度，也不利于此类器件的大规模生产和降低制备成本。CMOS后道工艺的不断完善与成熟，为在SOI结构层上进一步制备氮化硅结构或链路提供了有利条件，能够有效促进片上硅有源器件和氮化硅无源器件或链路的共集成[15-16]。2014年，SACHER W D等人[14]在硅上氮化硅平台上，设计并实现了一种双层光栅耦合器，通过在氮化硅光栅下方增加一组辅助的硅光栅，提高了耦合效率和增加了带宽。该方法的优点是硅上氮化硅平台与CMOS工艺可以完全兼容；缺点是该器件的制备工艺仍然较为复杂，成本较高，需要调整2层光栅的尺寸和对2层光栅之间的错位进行严格控制，因此降低了器件制备工艺的容差。

　　鉴于氮化硅平台在三维光子集成方面具有重要的应用潜力与价值，本文设计一种CMOS工艺兼容的高效氮化硅表面光栅耦合器。

4 结束语

　　本文设计并研究了一种CMOS工艺兼容的高效率氮化硅表面光栅耦合器。该设计的优点是在保持标准SOI晶圆结构完整的条件下使用CMOS工艺制备，从而有效简化器件制备的工艺并降低了器件制备的难度。除了利用CMOS后道工艺中的沉积技术生长一定厚度的二氧化硅和氮化硅层外，仅需通过调整BOX与硅层之间的二氧化硅间隔层厚度，优化氮化硅均匀光栅的结构参数，便可在通信波长1550 nm附近实现最高的耦合效率（-3.36 dB）和较宽的-3 dB带宽（101 nm）。除此之外，本文对不同结构的氮化硅表面光栅耦合器进行了性能对比，为集成光子芯片的制备、测试与封装提供了数据参考。