引用本文：
王雪，黄海生，姚秋瑞. 一种新型的HDB3编解码电路[J]. 光通信技术，2020，44（3）：52-57.
王 雪，黄海生，姚秋瑞
（西安邮电大学 电子工程学院，西安 710121）
【下载PDF全文】 【下载Word】摘要：在实际的数字基带通信系统中，为使信息在基带中顺利传输，必须将不归零码（NRZ）信号编码成适合基带传输的码元。由于在发送时发送端不发送时钟信息，但为了保证收发两端信号同步，需要在接收端从信息流中提取时钟信息来恢复数据。提出一种新型的三阶高密度双极性码（HDB3）的编解码电路，在接收端利用全数字锁相环（PLL）的原理，采用小数分频器设计一种具有环路滤波特性的数控振荡器（DCO）。经验证：在输入信号的频率范围为2.048 MHz（±70 ppm）的情况下，新型的HDB3编解码电路可以成功恢复出定时信息和数据。
关键词：光纤通信；全数字锁相环；数控振荡器；三阶高密度双极性码；位同步
中图分类号：TN492 文献标志码：A 文章编号：1002-5561（2020）03-0052-06
DOI:10.13921/j.cnki.issn1002-5561.2020.03.013
0 引言
三阶高密度双极性码（HDB3）是一种广泛使用的基带信号，关于HDB3编解码的电路研究已有不少。文献[1]以单片机为核心，结合外围电路，实现了HDB3编/译码器的功能。文献[2]基于专用集成电路进行HDB3编码电路和数据恢复模块的设计，但是电路结构复杂。文献[3]基于现场可编门逻辑的方法介绍HDB3编码电路。由此可见，现存的编解码电路只是对编码和数据恢复结构进行了研究。而本文在提出新型HDB3编码电路的同时，在解码模块也提出一种时钟恢复的电路方法。
4 结束语
本文详细地介绍了HDB3的编解码电路设计原理，并使用Verilog硬件描述语言对该电路进行描述及功能仿真，经过大规模输入数据验证了输出与输入的匹配性。该电路设计简单，已在Altera公司的现场可编程门阵列开发板上得到验证，且已经用于4路E1数据在以太网传输的项目中。后期可以将时钟恢复电路编写算法用于不同时钟频率的情况下，使DCO满足滤波和调相作用。