0 引言
       为了解决并行接口随着数据传输速度不断提升而导致的引脚数量增加、印制电路板布线困难[1]等问题，JESD204系列串行数据通信协议应运而生[2]。目前，高速高精度转换器中，基于JESD204B协议的高速串行接口是使用最为广泛的接口之一[3]，能够实现现场可编程逻辑/专用集成芯片（FPGA/ASIC）与转换器间的高速互联[4]。
　　JESD204B协议规定了传输层中转换器与未加扰的八位组之间的4种映射方式，结合实际应用中每个器件中转换器的数量、通道的数量和单个转换器每帧采样样本数等链路参数，可实现不同的工作模式[5]。但是，在链路参数发生改变时，设计的传输层电路不能进行知识产权复用，适用性降低。文献[6]基于AD9144芯片，设计了满足10种工作模式的发送端传输层电路，但只适用于转换器分辨率和样本总位数为16 bit的情况。文献[7]中采样数据位宽为12 bit，利用4个控制位和尾位对采样数据进行填充，使数据无需进行跨通道传输，简化了设计思路和成本，但是该方案仅适用于转换器分辨率为12 bit的应用需求，且在相同的通道传输速率下需要使用更多的通道，增加了硬件开销。
　　本文基于JESD204B协议规范，针对样本总位数分别为12 bit和16 bit的2种情况，设计一种符合JESD204B协议的传输层电路，支持9~16位转换器分辨率。
　　

4 结束语
       本文设计了一种符合JESD204B协议的传输层电路。该传输层电路支持实际应用中常见工作模式下的数据传输，实现了发送端传输层中原始采样数据到帧格式数据的映射及接收端传输层中帧格式数据到采样数据的逆映射。经VCS软件验证结果表明：本文设计的电路功能正确，设计的传输层电路可移植到匹配该电路模式的其它JESD204B接口电路中，对芯片设计有一定的参考价值。