引用本文：
王俊杰，万书芹，叶明远，等. 一种低延时的多通道8B/10B编码器设计[J]. 光通信技术，2020，44（2）：33-36.
王俊杰1，2，万书芹2*，叶明远2，陶建中1，2
（1.江南大学 物联网工程学院，江苏 无锡 214122； 2.中国电子科技集团公司 第五十八研究所，江苏 无锡 214035）
【下载PDF全文】 【下载Word】摘要：针对当前10 Gb/s以上高速SerDes接口中的8B/10B编码需求，在传统的多通道编码器上对其结构进行改进，加入了极性快速产生模块，降低了编码器内部通道的等待时间，提升了并行编码的效率，在提高了数据传输速率的同时，降低了编码输出延时。电路的仿真结果表明：编码器在四通道与八通道模式下，数据传输速率分别达到了20.6 Gb/s与38.4 Gb/s，编码输出延时均为1个时钟周期，填补了国内低延时高速8B/10B编码器的空白。
关键词：多通道并行；8B/10B；低延时；串行/解串器
中图分类号：TN47 文献标志码：A 文章编号：1002-5561（2020）02-0033-04
DOI:10.13921/j.cnki.issn1002-5561.2020.02.008
0 引言
随着集成电路中高速通信需求的不断增大，串行/解串器（SerDes）通信技术具有传输速率高、易于集成等优点，逐渐取代了传统并行通信技术。在SerDes接口中，采用了8B/10B的编解码方式来保持直流平衡、减少电磁干扰。目前，SerDes接口的通信速率最高已达到10 Gb/s以上，设计者多采用多通道编解码单元以构成片内8B/10B编解码器，从而能够使用较低的时钟频率来实现高通信速率。在多通道编解码器中，由于每个编解码通道依赖于上一路的极性输出[1]，不可避免地带来了高延迟时间的问题，尤其是多通道编码器[2]。国内外对多通道8B/10B编码器的研究有很多：文献[3]在Cyclone IV上实现了250 MHz的四通道编码器，数据传输速率为10.05 Gb/s，延迟时间为4个时钟周期；文献[4]在Arriva V上实现了400 MHz的四通道编码器，数据传输速率为16 Gb/s，延迟时间未知；文献[5]在LC4128V上实现了90 MHz的五通道编码器，数据传输速率为4.5 Gb/s，延迟时间为5个时钟周期。
本文针对目前多通道编码器的内部结构进行改进，提出一种具有低延时特点的多通道8B/10B编码器设计。
5 结束语
本文设计的低延时多通道8B/10B编码器能够实现正常的编码功能， 具有针对无效控制字符的查错功能，在牺牲较少面积与功耗的情况下，将正确编码结果的输出延迟时间降至了最低，仅为1个时钟周期。本设计填补了国内多通道低延时8B/10B编码器的研究空白，对使用SerDes接口的高速通信芯片设计具有重要的意义。