

引用本文：孙君妍,王宁,张博,等. 800 Gb/s 2×FR4 硅光模块技术方案[J]. 光通信技术,2025,49(4):8–13.

800 Gb/s 2×FR4 硅光模块技术方案

孙君妍¹,王宁²,张博²,陈宏刚²

(1.武汉邮电科学研究院,武汉 430074;2.武汉光迅科技股份有限公司,武汉 430205)

摘要:为满足人工智能(AI)算力爆发对数据中心高速互连的迫切需求,提出一种 800 Gb/s 2×FR4 硅光模块技术方案。介绍了该光模块的组成单元,通过采用集成多路复用器(MUX)的硅光调制器芯片、氮化硅波导级联马赫-曾德尔干涉仪(MZI)复用结构和行波电极设计,实现 8×100 Gb/s 四电平脉冲幅度调制(PAM4)信号的高效调制与复用。测试结果表明:硅光芯片的 3 dB 带宽大于 30 GHz,损耗约为 -9~-12 dB,光模块的各项指标均达到了协议的规定,性能优异。

关键词:硅光芯片;波分复用;800 Gb/s 硅光模块;数据中心

中图分类号:TN91 **文献标志码:**A **文章编号:**1002-5561(2025)04-0008-06

DOI:10.13921/j.cnki.issn1002-5561.2025.04.002

开放科学(资源服务)标识码(OSID):



800 Gb/s 2×FR4 silicon optical module technology solution

SUN Junyan¹, WANG Ning², ZHANG Bo², CHEN Honggang²

(1.Wuhan Research Institute of Posts and Telecommunications, Wuhan 430074, China;

2. Accelink Technologies Co., Ltd., Wuhan 430205, China)

Abstract: To meet the urgent demand for high-speed interconnects in data centers driven by the explosive growth of artificial intelligence (AI) computing power, an 800 Gb/s 2×FR4 silicon photonic module technical solution is proposed. This paper introduces the constituent units of the optical module, which employs an integrated multiplexer (MUX) silicon photonic modulator chip, a silicon nitride waveguide cascaded Mach-Zehnder interferometer (MZI) multiplexing structure, and traveling-wave electrode design to achieve efficient modulation and multiplexing of 8×100 Gb/s 4-level pulse amplitude modulation(PAM4) signals. Test results demonstrate that the silicon photonic chip exhibits a 3 dB bandwidth exceeding 30 GHz and an insertion loss ranging from -9 to -12 dB, with all module performance metrics meeting protocol specifications and demonstrating excellent performance.

Key words: silicon optical chip, wavelength division multiplexing, 800 Gb/s silicon optical module, data center

0 引言

随着人工智能(AI)和智能计算的迅速发展,深度学习、自然语言处理以及计算机视觉等领域的计算需求急剧增加,导致数据中心的数据流量呈指数级增长。为支撑 AI 计算规模的扩大和东西向流量的增长,数据中心网络架构持续演进。然而,传统的三层拓扑(接入-汇聚-核心)在服务器集群规模扩大时,面临成本上升和时延增加的问题。为解决这一问题,业界采

用扁平化的 2 层架构(叶脊拓扑),以提高数据传输效率。但叶脊架构需要大量光模块连接服务器和交换机,对高速互连的要求更高。在叶脊架构下,高速光模块对 AI 服务器集群的数据传输至关重要。800 Gb/s 2×FR4 光模块凭借高带宽利用率、良好的可扩展性和低网络时延等优势,成为该架构下的最优解决方案。

目前,传统光模块因成本高、集成度低和制造工艺复杂等缺点,已难以满足当前需求。相比之下,硅光模块凭借低成本、高集成度和低能耗等显著优势,正成为行业主流选择。以 800 Gb/s 2×FR4 硅光模块为例,其技术优势尤为突出:发射端采用单片集成技术,将调制器和多路复用器(MUX)高度集成,不仅提升了可靠性,还简化了制造工艺;此外,该模块采用外置连续波长(CW)激光器设计,既减少了激光器使用数量,又省去了温控电路,在确保性能的同时进一步降低了

收稿日期:2024-09-01。

作者简介:孙君妍(1999—),女,硕士研究生,毕业于武汉邮电科学研究院物理电子学专业,研究方向为光器件与光模块,主要从事高速硅基光模块的设计与研究工作,参与了 1.6 Tb/s 直调直检短距光模块及光芯片器件项目。



功耗和成本。这些技术突破使 800 Gb/s 2×FR4 硅光模块成为各大厂商重点布局的产品方向。为此,本文提出一种 800 Gb/s 2×FR4 硅光模块技术方案。

1 EML 技术方案

目前,800 Gb/s 2×FR4 光模块的设计达到了一种优化状态,其中单通道电口速率与光接口单通道速率是相同的。光口侧和电口侧的速率为每通道 100 Gb/s,总共达到 8×100 Gb/s 的数据传输速率,并且采用了四电平脉冲幅度调制(PAM4)技术来实现这种高效的传输速率。在技术实现上,该光模块主要由 4 个核心单元组成:数字信号处理单元(DSP)、控制单元、发射单元和接收单元。目前,主流方案包括电吸收调制激光器(EML)和硅光集成 2 种技术路径。其中,EML 技术方案基于电吸收调制原理,通过激光器和调制器的协同工作实现高速光信号调制,其结构如图 1 所示。

在光模块中,DSP 承担着关键的电信号处理功能,涵盖时钟恢复、预加重、均衡和脉冲整形^[1]等环节。在发射端,来自系统板的高速电信号经过电路板和连接器传输后,其高频分量会因信道损耗而劣化。此时,DSP 芯片通过补偿链路的高频衰减与信号畸变,完成时钟恢复、码型重整和数/模转换,最终将优化后的信号输出至发射单元驱动器。在接收端,DSP 则负责修复因光纤传输和光/电转换引入的信号损伤,具体包括模/数转换、均衡与去加重处理,以及时钟数据恢复,从而确保信号的完整性和可靠性。这一系列处理显著提升了光模块在高速数据传输中的性能稳定性。

发射单元主要由 8 路 EML、外置 MUX 与半导体制冷器(TEC)等关键组件组成,其工作流程如下:首先,DSP 芯片输出 8 路高速 PAM4 电信号,经驱动器放

大后,分别加载到 8 路 EML 上,完成电/光转换与调制。调制后的 8 路光信号中心波长分为 2 组,每组 4 个波长,分别为 1 271、1 291、1 311、1 331 nm。随后,这些光信号通过 MUX 芯片,分别耦合至 2 根单模光纤中传输。这种方法不仅有效减少了所需光纤的数量,还降低了工艺复杂度并节约了成本。该设计支持至少 2 km 的传输距离,满足中短距应用需求。由于激光器的波长和调制器特性会随温度漂移,且两者温漂系数不匹配,因此需引入 TEC 进行精确温控,以确保 EML 的波长稳定性、调制效率及长期可靠性。这一温控机制对维持高速光信号的质量至关重要。

接收单元主要由探测器(PD)、跨阻放大器(TIA)与多路解复用器(DEMUX)等关键组件组成。首先,光信号通过 DEMUX 芯片进行分波处理,将复用的光信号分解为 8 路独立波长的光信号,并分别传输给阵列 PD。阵列 PD 基于光电效应将光信号转换为微安级的微弱电流信号。随后,TIA 对这些电流信号进行关键处理:一方面完成电流-电压转换,另一方面提供增益以放大信号幅度,最终输出至 DSP 中。为了监控 PD 的输出电流,接收单元设计了接收信号强度指示(RSSI)功能。RSSI 引脚输出的电流与通道电流呈线性关系,其值随入射光功率的增加而增大。

控制单元主要由微控制器(MCU)构成,这是一种具备控制功能的单片机。其主要功能是为光模块提供 I²C 通信接口,使光模块能够与其它设备进行高效的数据交换和通信;能够实时监测光模块的关键参数,如光功率、工作电压、电流和温度等,以确保光模块的正常运行;同时,还内置处理器和存储器,能够对来自光模块的数据进行采集、处理和分析^[2],从而实现对光模块性能的全面管理和优化。




图 1 800G 2×FR4 EML 技术方案结构图

孙君妍,王宁,张博,等: 800 Gb/s 2×FR4 硅光模块技术方案

EML 技术方案虽然能够实现激光器与调制器的高度集成,但其工艺精度要求极高,导致生产成本居高不下。此外,EML 的输出波长、阈值电流和啁啾特性等关键参数对温度变化较为敏感,必须依赖温控措施(如 TEC)来维持性能稳定,这不仅增加了系统复杂度,还带来了显著的功耗问题。

2 硅光技术方案

针对 EML 技术方案的不足,本文采用硅光技术方案作为替代。该方案基于成熟的硅基半导体工艺,具备高集成度、低功耗和可控成本等优势。其技术方案具体组成架构如图 2 所示。800 Gb/s 2×FR4 硅光模块同样包含 4 个功能单元,其创新点在于发射单元采用硅光技术,核心单元是硅光芯片,其余单元电路则与 EML 技术方案保持一致。

在硅光技术方案中,系统首先通过 4 个激光器产生初始光信号,这些信号经由边缘耦合器进入硅光芯片。随后,每束光信号通过分束器均分为 2 路,最终形成 8 路独立光信号并分别输入调制器进行独立调制。调制后的光信号通过 MUX 进行整合,其中 4 路不同波长的信号通过一个 MUX 合波后从光口 1 输出,另外 4 路则通过第二个 MUX 合波后从光口 2 输出。该设计通过结构优化显著提升了集成度并降低了成本,使激光器数量从 8 个减少到 4 个,同时将激光器的发光功能与硅光芯片的调制、复用功能解耦,使得激光器仅需负责出光,而调制和波分复用则由硅光芯片高效完成。在温度适应性方面,激光器的结温在商业工作范围内始终低于上限阈值,且其波长漂移始终处于硅光 MUX 的透射带宽容限内。即使考虑 MUX 自身的温漂效应,激光器波长仍能稳定落在 MUX 的通带范围内,因此无需像 EML 技术方案那样依赖 TEC 进行温控。




图 2 800 Gb/s 2×FR4 硅光技术方案

2.1 硅光芯片设计原理

硅光芯片采用标准 130 nm 互补金属氧化物半导体(CMOS)工艺在绝缘体上硅(SOI)衬底上制造,尺寸为 7.0 mm×6.5 mm,集成了光耦合器、光分束/合束器、电光调制器、监控探测器(MPD)和复用器等关键功能模块。该芯片支持 8 通道并行调制,单通道速率达 100 Gb/s(PAM4),至少满足 2 km 的光信号传输需求。

光耦合器主要用于实现芯片波导与外部器件的互连,其中应用最广泛的是边缘耦合器和光栅耦合器。本文采用边缘耦合器实现芯片波导与外部光纤的高效互连。该耦合器^[3]采用倒锥型结构设计,基于模场匹配原理实现光信号传输:通过精细加工将锥形尖端 80 nm 后,利用 Si₃N₄ 波导转换结构优化模场直径,使其达到水平 8.5 μm/垂直 7.5 μm,与标准光纤模场实现良好的匹配。相较于光栅耦合器,该设计具有三大优势:1)耦合效率提升至单端 1 dB 损耗;2)工作波长带宽较宽;3)偏振相关损耗低至 1.5 dB 以下。为抑制端面反射,本文还采用折射率匹配胶水技术,有效消除芯片端面菲涅尔反射引起的损耗。

分束器的功能是将输入的光信号按功率分成 2 路或多路输出,而合束器则是把若干束光信号合路为 1 束。常用的有 Y 型分束器、多模干涉仪和定向耦合器^[4]3 种类型。其中,Y 型分束器与多模干涉仪均能工作在较宽的波段,且具有良好的工艺容差性,而 Y 型分束器的尺寸更为紧凑;相比之下,定向耦合器能够实现任意比例的分光,且插入损耗较低。因此,本文采用 2×2 的定向耦合器结构,其可在宽工作波长内实现额外损耗小于 0.1 dB。

MPD 用于监控光功率信号大小的探测器。该探测器兼容 CMOS 工艺,在 1 260~1 360 nm 工作波段内具有 0.9 A/W 的响应度和低于 100 nA 的暗电流,确保了高精度光/电转换。MPD 通过光电效应将入射光功率线性转换为电流信号,经外部采样电路处理为电压信号后传输至 MCU,实现实时的数字诊断监控。此外,MPD 结合智能控制算法,可动态锁定 8 路调制器的工作点,使硅光调制器在无温控条件下仍能保持全温稳定工作。这种设计方案不仅实现了精确的光功率监测(线性度误差<1%),还通过算法补偿替代传统温控电路,显著降低了系统功耗和复杂度,为高速光模块的稳定运行提供了可靠保障。

硅光调制器的电学结构采用载流子耗尽型^[5],基于反向偏置的 PN 结实现高效光调制。在零偏压状态下,波导区域保持平衡的 P/N 型掺杂浓度。当施加驱动电

压时,耗尽区宽度随电压变化动态调整,导致波导载流子浓度改变,从而精确调控光波导的有效折射率,实现高速相位调制。这种调制方式的载流子响应速度快,可以实现较大的调制带宽,且稳定性好。光学结构采用 MZI 架构,入射光通过 50/50 分光比的分束器分为 2 路光进入 MZI 上下 2 个臂传播,因两臂存在着一定的相位差,2 路光在通过合束器合并后会发生干涉,相位差信息会体现在输出光的强度上。相位差为 0 时,发生相长干涉,光强输出为 1;相位差为 π 时,发生相消干涉,光强输出为 0。

调制器中的电极主要包括集总型和行波型。本文采用行波电极结构实现高速光调制,行波电极的关键优势在于使射频信号与光信号同向传输,通过精确的群速度匹配设计和阻抗优化,有效克服了电阻电容(RC)时间常数对带宽的限制。具体实现时,采用周期性电容加载技术,使光波与微波群速度匹配度,特征阻抗误差控制在 5% 以内。通过将射频(RF)行波电极传输线延长至 3 mm,在保证调制效率的同时,可以实现 35 GHz 以上的 3 dB 带宽。此外,创新的电极材料堆叠工艺将寄生电容降至 0.15 pF/mm,微波损耗控制在 1.2 dB/mm 水平。相比集总电极方案,该设计不仅避免了寄生电容对调制速度的影响,还通过增加传输线长度显著提升了调制效率,最终实现了调制带宽和效率的最佳平衡,满足 800 Gb/s 光模块的严苛要求。

2.2 封装与性能测试

为测试调制器性能,芯片采用光纤对准耦合封装,输入端耦合 4 根单模光纤并通过电流源表监测 MPD 大小进行耦合,输出端耦合双芯光纤阵列并通过功率计监测输出光功率大小进行耦合,通过调整光纤


位置使 MPD 和输出光功率达到最大后点胶固化,即可测试调制器性能。

本文采用氮化硅波导级联 MZI 结构实现波长复用功能,通过定向耦合器与非对称臂长延迟线设计,在 1 265~1 355 nm 波段实现了 16~18 nm 的 1 dB 带宽和精确的 20 nm 通道间隔。测试结果如图 3 所示。可以看出,在 20~70 °C 内,1 271、1 291、1 311、1 331 nm 这 4 个通道的光谱特性保持稳定,各通道插入损耗均在 -9~-12 dB 内,温度漂移系数小于 20 pm/°C,通道间平坦度优于 0.5 dB。采用可调谐激光器(3 dBm 输出)进行 10 pm 步进扫描的测试结果表明,该设计在宽温范围内具有优异的光谱稳定性和温度适应性,完全满足 800 Gb/s 光模块的波分复用要求。

在带宽测试中,本文通过射频光电(EO)响应带宽(3 dB 带宽)测试验证了芯片性能:采用中心波长为 1 271、1 291、1 311、1 331 nm 的粗波分复用(CWDM)光源分别输入芯片的 4 个光口,利用光波元器件分析仪与高频探针加载 RF 信号并施加反向偏置电压至调制器 PN 结,最终通过分析仪的光电探测头采集输出光口 1 的信号。带宽测试结果如图 4 所示。可以看出,当偏置电压 V_{bias} 为 3 V 时,所有波长通道的 3 dB EO 带宽 $f_{3\text{dB}}$ 均超过 30 GHz,且各通道带宽曲线具有高度一致性,证实了调制器在 CWDM 波段内的稳定性能,实测带宽满足单波长 100 Gb/s PAM4 要求,充分验证了硅光芯片的高速调制能力。


3 800 Gb/s 2×FR4 硅光模块性能表征

本文通过测试发射端与接收端的指标来评估所提光模块的各项性能^[6-7]。根据电气和电子工程师协会




(a) 光口 1 端口透射谱

孙君妍,王宁,张博,等: 800 Gb/s 2×FR4 硅光模块技术方案




(b) 光口 2 端口透射谱


图 3 MUX 的透射谱图




(a) 中心波长为 1 271 nm



(b) 中心波长为 1 291 nm



(c) 中心波长为 1 311 nm



(d) 中心波长为 1 331 nm

图 4 带宽测试结果

(IEEE)802.3df 与四通道小型可插拔多源协议(MSA)的要求可知,当模块的单通道速度达 53.125 GBd/s 时,800 Gb/s 2×FR4 硅光模块的单通道发射端光功率范围为-2.9~4 dBm,消光比(ER)大于 3.5 dB,发射机色散眼图闭合四相(TDECQ)小于 3.4 dB,外光调制幅度(OMA)为-22~4.2 dBm,接收端各通道的灵敏度为-5.7~3.9 dBm^[8-9]。在 3 种不同环境温度下,800 Gb/s 2×FR4 硅光模块的各项参数测试数据如表 1、表 2、表 3 所示。

由表 1~表 3 可知,该样品单通道发射端光功率为 1.35~3.06 dBm,ER 大于 4.59 dB,OMA 为 1.52~2.92 dBm,TDECQ 小于 2.63 dB,各通道接收端灵敏度为-4.93~-4.67 dBm,所有参数均满足协议要求。相较于规范指标,样品各性能参数均具有较大余量,且在不同环境温度下波动较小,通道间差异小,表明该光模块具有良好的温度稳定性和通道一致性。

表 1 光模块 70 ℃性能测试数据

通道	发射端				接收端	
	光功率 /dBm	ER /dB	OMA /dBm	TDECQ /dB	线性度	灵敏度 /dBm
1	1.74	5.38	2.42	2.28	0.99	-4.91
2	1.79	5.32	2.18	2.22	0.88	-4.87
3	1.82	4.95	2.32	1.91	0.88	-4.82
4	1.76	5.03	1.79	2.01	0.87	-4.8
5	1.61	5.38	2.21	1.97	0.96	-4.77
6	1.45	5.03	1.89	1.73	0.82	-4.86
7	1.48	4.94	2.06	1.9	0.91	-4.74
8	1.35	4.84	1.94	1.89	0.91	-4.93

表 2 光模块 35 ℃性能测试数据

通道	发射端				接收端	
	光功率 /dBm	ER /dB	OMA /dBm	TDECQ /dB	线性度	灵敏度 /dBm
1	2.35	4.82	2.92	1.82	0.96	-4.79
2	2.08	4.78	1.94	2.63	0.94	-4.86
3	2.24	4.84	2.71	2.44	0.88	-4.84
4	1.95	4.98	2.08	1.75	0.9	-4.77
5	1.79	5.21	2.8	1.46	0.96	-4.7
6	1.86	5.07	1.82	1.83	0.83	-4.89
7	2.04	4.79	2.12	1.87	0.85	-4.86
8	1.88	4.78	2.21	1.71	0.91	-4.86

表 3 光模块 0 ℃性能测试数据

通道	发射端				接收端	
	光功率 /dBm	ER /dB	OMA /dBm	TDECQ /dB	线性度	灵敏度 /dBm
1	3.06	4.59	2.88	1.75	0.98	-4.77
2	2.76	4.77	1.52	2.33	0.94	-4.74
3	2.91	4.67	2.31	1.89	0.94	-4.71
4	2.73	4.92	2.04	1.74	0.91	-4.67
5	2.41	4.76	2.58	1.47	0.92	-4.79
6	2.43	4.93	1.75	1.7	0.81	-4.67
7	2.82	4.71	1.9	1.67	0.89	-4.82
8	2.56	4.69	1.82	1.68	0.9	-4.83

4 结束语

本文提出了一种 800 Gb/s 2×FR4 硅光模块技术方案,研究了硅光芯片的设计、性能表征、模块级应用表现。通过该模块的各项指标进行测试与分析,验证芯片设计、模块封装方案的可行性。实验结果表明:该硅光调制器芯片能够满足单波 100 Gb/s 调制应用,光模块性能也符合 IEEE 802.3df 和 MSA 协议标准,可以通过单模光纤实现 2 km 范围内 800 Gb/s 的高速数据传输,为数据中心的演进提供了集成化硅光解决方案。

参考文献:

[1] 宋泽国,尹小杰,刘智,等. 400G FR4 硅光收发模块的研究[J]. 微电子学与计算机,2023,40(11):72-79.

[2] 向华,罗超,孙洪君,等. 200 Gbit/s SR4 光收发模块的研究与设计[J]. 电子设计工程,2023,31(20):73-76,81.

[3] 夏鹏辉. 高速硅光调制器及其集成芯片研究[D]. 杭州:浙江大学,2023.

[4] 唐伟杰,储涛. 硅基光交换器件研究进展[J]. 光学学报,2024,44(15):253-280.

[5] SHI Y, ZHANG Y, WAN Y, et al. Silicon photonics for high-capacity data communications[J]. Photonics Research, 2022, 10(9): A106-A134.

[6] 肖刚,张均,胡毅,等. 400Gb/s CFP8 LR8 光收发模块的设计与实现[J]. 光通信技术,2019,43(6):13-16.

[7] 张博文,孙莉萍. 基于 COB 的 CWDM4 光模块设计[J]. 电子设计工程,2020,28(23):53-56,62.

[8] IEEE. Media access control parameters for 800 Gb/s and physical layers and management parameters for 400 Gb/s and 800Gb/s operation: IEEE std 802.3df-2024[S]. New York: IEEE, 2024: 101-107.

[9] OSFP MSA. Specification for OSFP OCTAL SMALL FORM FACTOR PLUGGABLE MODULE rev 5.1[S]. Santa Clara: MSA, 2024: 121-124.